チップレットとHBM間の幅広い横接続が利用可能な熱経路が必要な場合は2.5Dパッケージを選択し、垂直密度と最小のフットプリントが積み重ねの複雑さを正当化するなら3Dを選びましょう。本当の問題はどちらが優れているかではなく、システムが許容できるトレードオフです。なぜなら、熱制限、製造能力、歩留まり管理が帯域幅よりも先に決定することが多いからです。
主なポイント:
- 2.5Dはダイを並べてシリコンインターポーザー、RDL構造、またはブリッジで接続します。3Dスタックは垂直方向にマイクロバンプやハイブリッドボンディングでダイキングしますが、多くの実際のシステムは両方を組み合わせています。
- HBM統合は2.5Dの最も明確な例です。プロセッサは複数のメモリスタックへの広いインターフェースを必要とし、高出力ダイを横方向に配置することで冷却がはるかに実用的です。
- 3Dスタッキングは熱を小さな体積に集中させ、内部ダイは冷却面から遠くに配置されます。これは初期段階のアーキテクチャの議論が認めている以上に重要です。
- チップレット数が増加するにつれて、歩留まり管理が両方法において重要になります。統合前にスクリーニングダイを行うことで高価な失敗のリスクが減りますが、3Dスタックでの接合後テストアクセスは依然として難しい問題です。
- どちらの方法もデフォルトでコストが安くなるわけではありません。大型シリコンインターポーザーは高価ですが、3D接合、薄化、整列、熱ソリューションのコストは急速に増加します。
2.5Dと3Dパッケージングの定義
2.5Dパッケージングは、複数のダイを並べて高密度インターコネクト層を下に設置して接続します。最もよく知られている実装はシリコンインターポーザーを用いています。これは、受動的なシリコン構造で、細かい金属配線を持ち、従来の有機基板よりもはるかに高い密度で隣接するダイ間で信号を伝達します。インターポーザー内のスルーシリコンビア(TSV)は、そのルーティング層を下のパッケージ基板に接続します。
しかし、すべての2.5Dパッケージがフルシリコンインターポーザーを使用しているわけではありません。RDL(再分配層)インターポーザはシリコンをポリマーおよび銅のルーティングに置き換え、一部のインターコネクト密度を犠牲にして、コストと面積の拡大を実現しています。局所シリコンブリッジは、有機基板に埋め込まれた小さな密なルーティングストリップで、必要な場所のみ高密度接続を提供し、フルインターポーザーのコストを回避します。
2.5Dパッケージにおける典型的な信号経路:
マイクロバンプ→ → インターポーザー/RDL/ブリッジ →隣接ダイ→マイクロバンプ
3Dパッケージングはアクティブダイを垂直に積み重ねます。隣接層間の接続には、マイクロバンプ(細かいピッチのはんだバンプ)やハイブリッド接合(はんだを使わずに直接銅同士および誘電体間接合)が用いられます。接続がシリコンを垂直に通過する必要がある場合、TSVは信号、電力、またはアースをダイにルーティングすることがありますが、すべての3D構造でTSVが必須というわけではありません。一部の設計では、ダイを正面に接合し、垂直界面に到達する前に各ダイ内で横方向に接続を配線する場合もあります。
簡略化された3D構造:
上部アクティブダイ
ファインピッチインターコネクト(マイクロバンプまたはハイブリッドボンディング)
ロワーアクティブダイまたはベースダイ
パッケージ基板
定義的な違いは幾何学的です。2.5Dはダイを横方向に積分し、3Dはそれらを垂直に統合します。それ以外のすべて - インターコネクトのピッチ、帯域幅、コスト、熱的挙動 - はそこから導かれます。
パフォーマンスのトレードオフ:帯域幅、レイテンシ、電力
両アーキテクチャとも、別々のパッケージ間でPCB上の接続をルーティングするよりも、ダイ・ツー・ダイ通信経路を短縮します。短い経路は寄生容量、抵抗、インダクタンスを低減し、I/O出力を下げ信号の完全性を向上させることができます。
2.5Dインターポーザーは非常に幅広いインターフェースをサポートできます。4つのHBMスタックに接続されたプロセッサは、1スタックあたり1024ビット以上のインターフェースを使用し、各接続は基板を数センチメートルではなく数ミリメートル通過します。そのため、HBMを使うほぼすべてのGPUやAIアクセラレータは2.5D統合に依存しています。
3Dスタッキングは、ボンドパッドをより細かいピッチに配置し、ダイ面積全体に分散させることで、さらに高い相互接続密度を実現できます。10μm未満のハイブリッドボンディングピッチは生産で実証されており、小さなダイサイズ内で数千の接続が可能です。この密度は、2つのダイが非常に密な結合を必要とする場合、例えばメモリを直接プロセッサに積み重ねたり、大規模な論理設計を2つの密接に統合された層に分割したりする場合に有用です。
しかし、帯域幅だけではどのアーキテクチャを使うかは決まりません。システム全体の帯域幅は、インターフェース幅、信号速度、プロトコル効率、そして物理層が目標電力で必要なデータレートをサポートしているかどうかに依存します。2.5Dインターポーザーは、1000接続を中程度の速度で提供する3Dスタックと同じ帯域幅を、2倍の速度で500接続を提供する場合に備えます。これは両システムがタイミングを閉じ、信号の整合性を管理し、電力制限内に収められる場合に限ります。
私の観察では、実際の差別化はピーク帯域幅ではなく、どこでどれだけの帯域幅が必要かです。システムに一つの主要なインターフェース(例:プロセッサからHBM)がない場合、通常は2.5Dが勝ちます。システムがダイ全体に分散した多くの短く密結合された接続(例:論理対論理の垂直積分)を必要とする場合、3Dの方が魅力的になります。
接続距離が短くなるほど電力効率は向上しますが、全体のシステム電力はパッケージではなくダイ自体が支配します。チームが3Dスタッキングで大幅に電力削減を期待した結果、I/Oエネルギーは減少したものの、熱抵抗の増加により動作周波数が低下し、その利得が部分的に相殺されたケースを見たことがあります。
サーマルマネジメント:3Dパッケージングが難しいところ
熱挙動は2.5Dと3Dパッケージングの最も重要な違いであり、初期のアーキテクチャ計画ではしばしば過小評価されます。
2.5Dレイアウトでは、各ダイは通常、熱拡散器や冷却液への直接経路を持っています。高出力ダイは熱的相互作用を最小限に抑える位置にでき、冷却界面に到達する前に他のアクティブダイを通過する必要もありません。ホットスポットは依然として存在し、隣接するダイ同士がインターポーザーや基板を熱的に結合することもありますが、熱問題は従来の冷却で管理可能です。
3Dスタッキングが問題を変えます。下部ダイで発生した熱は、接合層や接続構造、場合によっては上部ダイ自体を通過してからヒートスプレッダーに到達しなければなりません。積み重ねダイはまた、電力密度をより小さな体積に集中させます。両方のダイが大きな電力を消費すると、スタックが熱的ボトルネックを生み出し、動作周波数を制限したり、システム全体よりも厳しい冷却を必要としたりします。
これは理論的な問題ではありません。高消費電力論理の3Dスタッキングを評価するプロジェクトでは、熱シミュレーションで接合温度が2.5D相当温度より15〜25°C上昇し、より高価な熱設計か性能低下を強いられました。
一つの緩和策は非対称に積み重ねることで、高出力のダイを低消費電力のダイ(メモリやI/Oロジックなど)の隣に置き、スタックが熱を集中させないようにします。もう一つの方法は、背面の電力供給やシリコン貫通冷却構造を使うことですが、どちらもコストと複雑さを増します。
熱的限界は、帯域幅やコストの議論に入る前に3Dスタッキングの実現可能性を決定することが多いです。
製造、歩留まり、そして既知の良好なダイ
2.5Dインターポーザーの製造はコストがかかります。大型シリコンインターポーザーは専用のファブを必要とし、インターポーザーの欠陥によりパッケージ全体が使用不能になることがあります。RDLインターポーザはコストを削減しますが、インターコネクトの密度を犠牲にします。シリコンブリッジは、有機基板に埋め込まれた小さく局所的な密なルーティングの断片で、シリコン面積を必要な領域に限定することで中間的なバランスを提供します。
3Dパッケージングは垂直統合プロセスを追加しています:ダイ薄め(しばしば50μm以下)、微細アライメント(場合によってはサブミクロン)、接合。ハイブリッド接合は非常に清潔で平らな表面と正確な温度制御を必要とします。マイクロバンプベースの積層はより寛容ですが、それでも厳密なプロセス制御が求められます。
利回りは乗数の問題です。4つのダイをそれぞれ95%の利害で統合すると、既知良好なダイ(KGD)スクリーニングなしのパッケージの合計利回りは約0.95^4≈81%となります。チップレット数の増加やダイコストの増加に伴い、統合前のダイテストが不可欠になります。
ノーングッドダイとは、ウェハーレベル(または単一化後)でテストされ、電気仕様を満たすか検証されたダイのことで、パッケージに組み立てられることを指します。KGDスクリーニングはパッケージレベルの収量を向上させますが、無料ではなく、プローブアクセス、テスト時間、取り扱い、ビンニングインフラが必要です。
3Dスタッキングはテストをさらに複雑にします。一度ダイが接合されると、内部インターフェースへのアクセスが不可能になることがあります。プレボンド試験はほとんどの欠陥を検出しますが、接合欠陥、接続問題、ダイ同士の相互作用によるポストボンド破損は依然として発生します。統合密度が高まるにつれて、組み込みの自己テスト(BIST)、スキャンチェーン、テストアクセス機構の重要性が増します。
収量管理の観点から見ると、2.5Dも3Dも本質的に劣っているわけではありません。課題はパッケージングのカテゴリーではなく、チップレット数、インターフェースの複雑さ、プロセスの成熟度によってスケールします。
コスト:どちらのアプローチも安くない理由
高度なパッケージングはコストが高く、そのコスト構造は具体的な実装によって異なります。
2.5Dパッケージングコストは以下の要因によって左右されます:
- インターポーザー製造(大型で高性能なパッケージ用のシリコンインターポーザーは数百ドルかかることもあります)
- マイクロバンプ形成とダイアタッチ
- 基板およびアセンブリの複雑さ
- 試験および降伏損失
3Dパッケージングコストは以下の要因によって左右されます:
- ダイ薄化と取り扱い
- 微細ピッチ接合(ハイブリッド接合工具とプロセス制御)
- TSVの形成(必要に応じて)
- 熱管理(より高価なヒートスプレッダー、蒸気チャンバー、または液体冷却)
- 試験および降伏損失
4つのHBMスタックを持つ大量AIアクセラレータの場合、大型シリコンインターポーザーはパッケージコストに50〜150ドルかかるかもしれませんが、システムが機能するのはインターポーザーが製品に必要な帯域幅とメモリ容量を可能にするからです。コンパクトなモバイルSoCの場合、同じ機能を大きな2.5Dパッケージに分散させるよりも、小さな3Dスタックの方がコストが安いかもしれません。
経済的な問題は「どちらのパッケージが安いか」ではなく、「冷却、基板面積、降伏を含む最低システムコストで必要な性能を提供するパッケージ」です。
実世界での応用:HBM、チップレット、ハイブリッド統合
HBM(High Bandwidth Memory)は、2.5Dと3Dパッケージングを組み合わせた最も明確な例です。HBMデバイスはTSVで接続されたDRAMダイの垂直スタックであり、これはメモリ内部での3D統合です。パッケージレベルでは、HBMスタックがプロセッサの隣に配置され、2.5Dインターポーザーを介して接続されます。したがって、単一のパッケージはメモリ内で3Dスタッキングを使用し、システムレベルでは2.5D積分を行います。
このアーキテクチャがAIアクセラレータや高性能GPUを支配している理由は以下の通りです:
- プロセッサは複数のメモリスタック(1つのGPUが4〜8のHBMスタックに接続)に対して幅広く並列なインターフェースを必要とします。
- プロセッサとメモリを横方向に配置することで、高消費電力のロジックやメモリを垂直に積み重ねるよりも優れた熱管理が可能となります。
- インターポーザーは、システム全体の垂直統合を必要とせずに、高密度で数千の接続をルーティングできます。
チップレットベースのプロセッサは高度なパッケージングも利用しています。単一の大型モノリシックダイを製造する代わりに、設計は計算、I/O、メモリコントローラ、その他の機能ブロックに分割され、それぞれ個別に製造されパッケージ内で再接続されます。2.5D積分はこれらのチップレットを横方向に接続し、3Dスタッキングはキャッシュや密結合論理層に選択的に用いられることがあります。
ネットワークおよび高速I/Oシステムは、高度なパッケージングを用いてSerDes、スイッチングロジック、PHYを統合し、100G+レーンに必要な緊密な結合と信号の完全性を確保しています。
基板面積が制限され、積み重ねる部品がすべて高出力ダイでない場合、コンパクトでモバイルなシステムは3D統合の恩恵を受けることができます。低消費電力プロセッサにメモリを積み重ねたり、RFダイとベースバンドダイを垂直に統合することで、熱的な問題を生じさずにフットプリントを削減できます。
2.5Dパッケージングの使い方
2.5Dパッケージを使用する場合:
- システムにはHBMやその他の高帯域幅メモリが含まれており、1つ以上のプロセッサへの広いインターフェースが必要です。
- 複数のチップレットは高帯域幅で通信する必要がありますが、垂直に積み重ねると熱的な問題が生じます。
- ダイが大きく、横方向に配置しても許容できないパッケージサイズにはなりません。
- 熱管理が最優先事項であり、各高出力ダイには冷却ソリューションへの直接経路が必要です。
- インターポーザー、RDL構造、またはブリッジの製造プロセスが利用可能で成熟しています。
2.5Dは、帯域幅と熱問題を同時に解決するため、ほとんどのHBMベースのAIアクセラレータやGPUのデフォルト選択です。
3Dパッケージングの使い方
3Dパッケージを使う場合:
- システムは、2つの密接結合されたダイ間で非常に高いインターコネクト密度(例:論理対論理統合やキャッシュスタッキング)を必要とします。
- パッケージのフットプリントは厳しく制約され、垂直統合によって必要なサイズ削減が実現します。
- スタックされたダイは非対称な電力プロファイル(例:高消費電力プロセッサと低消費電力のメモリやロジック)を持ち、熱への懸念を軽減します。
- ダイ薄化、細ピッチ接合、より積極的な熱管理による追加コストと複雑さを正当化できる。
3Dパッケージングは、垂直統合が密度、性能、フットプリントのいずれにおいても明確で必要な利点をもたらす場合に最も効果的に機能します。これは横方向の統合では達成できないものです。
ハイブリッドパッケージング:2.5Dと3Dの融合
現代のパッケージは、横方向と垂直統合をますます組み合わせています。あるシステムは、2.5DインターポーザールーティングでHBM、I/Oチップレット、その他のコンポーネントに接続する際に、3Dスタッキングを用いて密結合された論理ダイを用いることがあります。
このアプローチは、各インターフェースに適した統合手法を使用します。非常に高密度かつ短い遅延の恩恵を受ける論理対論理接続は垂直ボンディングを使用します。広範囲かつ並列接続が必要なプロセッサからHBMへのインターフェースは、ラテラルインターポーザールーティングを使用します。異なる配置や信号配線が必要なI/Oチップレットは同じ横平面上に残ります。
したがって、アーキテクチャの問いは「2.5Dか3Dか」から「どのシステム部分に横方向統合を用い、どの部分に垂直統合を用くべきか」へと移行しています。
2.5Dと3Dパッケージの選び方
まず帯域幅と遅延の要件から始めてください。 どのインターフェースが最も多くのデータを運び、どの接続が最短経路を必要とするかを特定しましょう。統合アーキテクチャを選択する前に、すべてのチップレットとその通信要件をマッピングしてください。
熱制約を早期に評価してください。 システムに複数の高出力ダイが含まれている場合は、3Dスタッキングにコミットする前に熱挙動をモデル化してください。熱的制限により、コストや歩留まりが問題になる前に3Dは選択肢から除外されることが多いです。
パッケージ面積とフットプリントの制限を確認してください。 必要なダイが横方向に配置され、基板領域が利用可能な場合、2.5Dは不要な積み重ねの複雑さを避けます。フットプリントが厳しく制限されている場合、3Dは必要な利点をもたらすかもしれません。
製造能力を評価する。 利用可能な成熟プロセスを特定する:インターポーザーサイズ、RDL密度、ブリッジ技術、ボンディングピッチ、TSV能力、ダイ厚さ制限。すべてのパッケージングオプションがすべてのファウンドリーやOSATで利用できるわけではありません。
歩留まりと試験の計画を立ててください。 個々のダイをいつテストし、故障をどのように検出するかを決めてください。チップレット数やダイコストの増加に伴い、既知の良好なダイスクリーニングが重要になります。3Dスタックについては、結合後の試験アクセスが十分か、または組み込みの試験構造が必要かを判断します。
システム全体のコストを比較してください。 ダイコスト、パッケージング、組立、試験、予想される降伏損失、熱ソリューション、そして提供される性能または密度の利点を含めてください。より高いパッケージコストは、システムレベルの性能向上、電力効率、統合性の向上を可能にする場合に正当化されます。
この決定は二者択一ではありません。多くのシステムは、同じパッケージの異なる部分で2.5Dと3Dの統合の両方を用いています。
結論
2.5Dパッケージングは、高い横帯域幅と管理しやすい熱設計を提供するため、ほとんどのHBMベースのシステムで実用的な選択肢であり続けています。垂直密度やフットプリントの削減が複雑さを正当化する場合や、特定のダイが非常に強い垂直結合の恩恵を受ける場合、3Dパッケージングがより良い選択肢となります。どちらの方法も普遍的に優れているわけではなく、最適な選択は帯域幅、消費電力、熱制限、パッケージ面積、製造能力、歩留まり、コストに依存します。統合密度が上昇し続ける中で、2.5Dと3D手法を組み合わせたハイブリッドパッケージがより一般的になり、各インターフェースが最も適切なアーキテクチャを使用できるようになっています。
よくある質問 [FAQ]
Q1。2.5Dパッケージと3Dパッケージの主な構造的違いは何ですか?
2.5Dパッケージングはダイを並べて配置し、インターポーザー、RDL構造、またはブリッジを介して接続します。3Dパッケージスタックは垂直にダイを使い、マイクロバンプやハイブリッドボンディングで接続します。
**Q2。すべての2.5Dパッケージはシリコンインターポーザーを使っているのでしょうか?
いいえ。一部の2.5DパッケージはRDLインターポーザーを使用しており、シリコンをポリマーや銅のルーティングに置き換えます。他のものは、完全なインターポーザーではなく、シリコンブリッジ(密なルーティングの小さな埋め込みストリップ)を使用します。
**Q3。すべての3DパッケージにTSVが必要なのでしょうか?
いいえ。TSVは、接続がシリコンを垂直に通過しなければならない場合に使用されますが、すべての3Dパッケージが必ずしも必要なわけではありません。一部の設計では、垂直界面に到達する前に各ダイ内で横方向に接続を配線する方法もあります。
Q4。なぜ3Dパッケージでは熱管理が難しいのでしょうか?
アクティブダイを垂直に積み重ねると、熱をより小さな体積に集中させます。内部ダイは冷却面から離れており、熱は接合層や時には他のアクティブダイを通過してからヒートスプレッダーに到達し、熱抵抗を増加させます。
**Q5。HBMは2.5Dパッケージングと3Dパッケージングのどちらでしょうか?
HBMは内部的に3Dであり、メモリダイはTSVを縦に積み重ねています。システムレベルでは、HBMスタックがプロセッサの隣に配置され、2.5Dインターポーザルーティングで接続されます。単一のパッケージは両方の統合手法を組み合わせています。
Q6。高性能計算において、どちらのパッケージングアプローチが適しているのでしょうか?
どちらも普遍的に優れているわけではありません。2.5Dは、広いメモリインターフェースと優れた熱管理を提供するため、HBMベースのシステムで一般的に好まれます。3Dは、極めて高い接続密度や低フットプリントが熱的・製造の複雑さを正当化する場合に有用です。現在では多くの高度なシステムが両方を使います。
