ADCとDAC:違い、動作方法、タイプ、応用

ADCは連続したアナログ信号をプロセッサで使えるデジタルデータに変換しますが、DACは逆にデジタル値をアナログの電圧や電流に戻します。どちらか一方の判断ではありません。センサーのみのシステムはADCだけで、出力のみのシステムはDACだけで済みますが、ほとんどの実際の設計 - オーディオ機器、産業用コントローラー、RFトランシーバー - はアナログとデジタルの世界を橋渡しするために両方を必要とします。

主なポイント

• ADCはアナログ入力と出力のバイナリデータを測定します。DACはバイナリデータを受け取り、アナログ出力を生成します。これは信号方向が反対であり、互換性のある部品ではありません。
• サンプリングレートと分解能はADCの忠実度を決定しますが、実際には基準の安定性やPCBレイアウトが仕様書以上に実際の精度を制限することが多いです。
• DACはレベル間のステップを出力し、コード遷移時にグリッチが発生することがあります。出力フィルタリングはオーディオおよび制御ループにおいて必須であり、オプションではありません。
• フラッシュADCは高速化を実現し、SARADCは性能と性能のバランスを取る。シグマデルタADCは精度に優れている - 信号帯域幅やノイズバジェットに合ったアーキテクチャを選び、ビット数が最も多いものを選ぶべきではない。
• ほとんどのシステム故障はリファレンスドリフト、クロックジッター、またはグラウンドループに起因します。コンバータは、その周囲に構築したアナログフロントエンドやPCBの性能にしか依存しません。

ADCって何?

ADCは、センサーからの電圧、トランスデューサからの電流、オーディオ信号といった時間変化するアナログ波形をサンプリングし、各サンプルを2進数に変換します。そのデジタルストリームは、解析、記憶、または送信のためにマイクロコントローラ、DSP、またはプロセッサに供給されます。

サンプリング、量子化、エンコーディングの3段階のプロセスは一見シンプルに聞こえますが、実際の性能はアンチエイリアシングフィルター、安定した参照、低ノイズレイアウトに依存しています。負荷時に基準電圧が低下するため、16ビットADCが実効12ビットしか供給しなかった設計をデバッグしたことがあります。

DACとは何ですか?

DACはデジタルワードを受け取り、対応するアナログ電圧または電流を生成します。オーディオ再生、波形合成、モーター制御、クローズドループ設定値生成はすべて、デジタルロジックとアナログハードウェアをインターフェースするためにDACに依存しています。

DAC出力が魔法のように滑らかな波形を生み出すわけではありません。各コード変更はステップを生み出し、主要なコード遷移は内部スイッチの状態が変わった際に発生する一時的な電圧スパイクであるグリッチを注入することがあります。RFシステムの高速DACは、出力フィルタリングとインピーダンス整合が慎重で、産業用制御の低速DACは、安定した基準と適切な安定時間を必要とします。

ADCとDAC:技術的な違い

ADCが信号を変換する方法

ADC変換はサンプリング、クオンタイズ、エンコーディングの3段階に分かれます。

サンプリング

ADCは入力電圧を離散的な時間間隔でキャプチャします。サンプリング周波数はナイキスト基準を満たす必要があり、入力の最高周波数成分の少なくとも2倍を満たす必要があります。

FS ≥ 2fmax

アンサンプリングをすると、高周波成分がベースバンドに折り返されてエイリアシングとして戻ってしまいます。ADCの前に設置されたアンチエイリアスフィルターは帯域外信号を減衰させますが、フィルターロールオフは極端に鋭くはありません。実際には、信号帯域幅を2.5×から3×でサンプリングすることで、変換速度を消費せずにアナログフィルターを実現するのに十分な余裕が生まれます。

量子化

サンプリングされた各電圧は最も近いデジタルレベルにマッピングされます。8ビットADCは256レベル、12ビットADCは4096レベル、16ビットADCは65,536レベルを提供します。ステップサイズは全スケール範囲を2ⁿで割り、ここでnはビット数です。

量子化誤差(実際の電圧と割り当てられたレベルとの差)は、デジタル出力にノイズとして現れます。高解像度はステップサイズを減らしますが、それは参照ステージと入力段が十分に静かであれば、その小さなステップを解決できます。

エンコーディング

量子化されたレベルは二進形式に変換されます。通常は2の補数、オフセット二進、またはストレートの二進数で、ADCや入力が単極性かバイポーラかによって異なります。このデジタルワードはプロセッサやメモリへ移動します。

DACがアナログ信号をどのように再構成するか

デジタル入力

DACはプロセッサ、メモリ、またはデジタルインターフェースからバイナリワードを受け取ります。各ワードは目標出力レベルを表します。

アナログ再構築

内部の抵抗ラダー、電流源、またはスイッチドネットワークは、デジタルコードを比例した電圧や電流に変換します。入力コードが変化すると、出力電圧や電流もそれに応じて動きます。

出力フィルタリング

DAC出力は離散的なステップで変化します。高速コード更新により、高周波スペクトル画像を含む階段波形が生成されます。ローパス再構成フィルターはステップを滑らかにし、不要な倍音を減衰させます。フィルターのカットオフ、オーダー、グループ遅延は信号帯域幅に一致していなければなりません。オーディオDACは通常、位相歪みを最小限に抑えた穏やかなローパスフィルターを使用しますが、コントロールループDACは位相遅延がループを不安定にしなければよりシャープなフィルターを受け入れることがあります。

実際のシステムにおけるADCとDACの連携

ほとんどの実際の製品は、両方のコンバータを閉じた信号チェーンで使用しています。

オーディオシステムズ

マイクはアナログ波形を生成します。ADCはこれをデジタル化し、DSP処理のためにイコライゼーション、圧縮、エフェクトを扱います。処理された音声はDACを通過し、ヘッドホンやスピーカーを駆動します。CD品質のオーディオは44.1 kHzの16ビットコンバーターを使用します。プロの録音は96kHzまたは192kHzの24ビットに移行しますが、聴覚の違いはビット深度よりもマイクの品質や部屋の音響により大きく依存します。

産業制御ループ

温度センサーはアナログ電圧を出力します。ADCはそれをデジタル化し、マイクロコントローラがPIDアルゴリズムを実行できるようにします。コントローラーはその後、DAC(またはPWM出力、フィルタリング後の粗いDACとして機能)を駆動してヒーターの出力を調整します。ループの安定性はADCのノイズ、DACの定着時間、更新率に依存します。コード遷移時にDACが不具合を起こし、PID計算に誤フィードバックを注入して制御ループが振動するのを見たことがあります。

RFトランシーバー

ソフトウェア定義無線機は、高速ADCで受信RF信号をデジタル化し、FPGAやDSPで処理し、高速DACで送信波形を再構成します。送信精度はDACの線形性とクロックジッターに依存します。ノイズの多いDACクロックからの偽スペクトル成分は、放射規制に違反する可能性があります。

試験および測定装置

オシロスコープはADCを使って波形を捕捉し、任意の波形発生器はDACを使ってテスト信号を合成します。ノイズや歪みを考慮した実際の実用分解能は、ベンチトップ機器の標準仕様より2〜3ビット低くなることが多いです。

ADCとDACの主要選択要因

コンバーターを選ぶ際は、宣伝情報ではなく、信号の仕様に合わせてください。24ビットのADCは印象的に聞こえますが、システムノイズが100μVでLSBが10μVを表している場合、下位3ビットのノイズをデジタル化しているだけです。

信号の完全性チャレンジ

基準電圧ドリフト

ADCとDACの両方は、基準電圧に対して入力や出力を比較します。基準値が温度や荷重によってずれれば、変換精度もそれに伴ってずれます。10 ppm/°Cの基準は正確に聞こえますが、10°Cの変動で100 ppmがずれてしまい、16ビットコンバータの利点が失われてしまいます。

供給レールではなく、専用の低ドリフト電圧基準を使いましょう。ピンの近くをバイパスしてください。ある医療機器プロジェクトでは、PCBトレース幅の不十分さによる基準線上の50 mVの落下が原因で、謎のキャリブレーション失敗を突き止めました。

ADCシステムにおけるエイリアシング

エイリアシングは、fs/2を超える信号成分がベースバンドに折りたたまれるときに発生します。ADCの前に設置されたアンチエイリアシングフィルターは高周波ノイズや干渉を減衰させます。フィルタの順序とカットオフ周波数は信号帯域幅とサンプリングレートの比率に依存します。比率が厳密になるとフィルターが急増し、コスト、位相歪み、グループ遅延が発生します。

オーバーサンプリング(2fmaxより速いサンプリング)はフィルターの要件を緩和します。シグマデルタADCはこれを利用し、信号帯域幅の64×または128×でサンプリングし、その結果をデジタルフィルタリングして減量します。

量子化ノイズ

量子化誤差はADC帯域全体にホワイトノイズのように広がります。RMS量子化ノイズは次のようになります:

Vq(rms) = LSB / √12

5 V帯域の12ビットADCの場合、LSB = 5 V / 4096 ≈ 1.22 mVであり、量子化ノイズは約0.35 mV RMSとなります。センサー信号が10 mVの場合、量子化ノイズだけでダイナミックレンジのかなりの部分を消費します。

DACの不具合

DACがコードからコードへ移行する際、特に複数のビットが同時に切り替わる場合、内部スイッチングによって一時的な電圧スパイクが発生することがあります。01111111から1000000への遷移は1ビットごとに反り、MSBが下位ビットよりわずかに速く切り替わると、出力は一時的に誤ったレベルにジャンプします。

デグリッチ回路や出力保持コンデンサはこの効果を減らしますが、安定時間も遅くします。RFシステムの高速DACは、更新速度の高速と引き換えにグリッチエネルギーを受け入れることが多いです。

時計の揺れ

サンプリングクロックのタイミング誤差は、特に高周波でADCの信号対雑音比を低下させます。ジッターによるSNR劣化は以下の通りです:

SNR ≤ 20 log₁₀(1 / (2πfinσjitter))

10 MHz入力と1 ps RMSジッターの場合、SNRは約70 dBに低下します。これはADC自体が16ビットであっても約11ビットの実効に相当します。低ジッタークロックソースを使用し、クロックトレースを短く保ち、ノイズの多いデジタルラインの近くでクロックを動かさないようにしましょう。

PCBレイアウト

レイアウトが悪いとコンバーターの性能が損なわれます。アナログとデジタルのグラウンドプレーンを分けて、単一のスターポイントやコンバーターの下に接続してください。感度の高いアナログトレースをスイッチングレギュレータ、デジタルバス、クロックラインから遠ざけてルーティングします。バイパスコンデンサは電源ピンから5mm以内に設置してください。

スイッチングレギュレーターをアナログ入力トレースから2cm遠くに動かすだけで、16ビットADC設計で10dBのSNR向上を測定したことがあります。

ADCの種類

フラッシュADC

フラッシュADCは抵抗ラダーと、量子化レベルごとに1つずつのコンパレータバンクを用いて、1クロックサイクルで入力を変換します。これらは最高速のアーキテクチャであり、高速オシロスコープ、レーダー受信機、RFサンプリングシステムに一般的に見られます。

欠点は、消費電力とダイ面積が解像度に比例して指数関数的に増加することです。8ビットフラッシュADCには256個のコンパレータが必要です。12ビット版には4096が必要です。実用的なフラッシュADCはほとんど10ビットを超えません。

SAR ADC

逐次近似レジスタ(SAR)ADCはバイナリサーチを行い、クロックサイクルごとに1ビットをテストします。速度、消費電力、解像度のバランスを保ち、組み込みシステム、産業用センサー、バッテリー駆動のデータロガーに最も一般的に選ばれています。

変換時間は解像度に比例して線形にスケールし、nビットのSARはnクロックサイクルかかります。10 MHzで動作する12ビットSARの場合、変換は1.2 μsで完了し、約800 kSPSのスループットが得られます。

シグマデルタADC

シグマデルタ(ΔΣ)ADCは入力のノイズシェイプ量子化誤差を高周波にオーバーサンプリングし、その後デジタルフィルタリングして結果を大きく削ります。比較的単純なアナログ回路で20ビットから24ビットの高解像度を実現します。

精密測定、オーディオ、信号帯域幅が低いセンサーに理想的です。欠点は、デジタルフィルターのため変換速度が遅く、遅延が長くなることです。24ビットΔΣ ADCは内部で192 kHzでサンプリングしても、デシメーション後は1 kHzでしか出力しません。

パイプラインADC

パイプラインADCは複数の低解像度段階をカスケードし、それぞれが部分変換を行い残留物を次の段階に渡します。これらはマルチMSPSスループットと12〜16ビットの解像度を兼ね備えており、ビデオ取得、通信、医療画像診断で人気があります。

パイプラインの遅延(通常は数クロックサイクル)により遅延はSARやフラッシュよりも高くなりますが、パイプラインが満タンになるとスループットは高いままです。

DACの種類

R-2RはしごDAC

R-2R DACは抵抗ラダーネットワークを用いており、各ビットが抵抗を基準電圧またはグラウンドに接続するスイッチを制御します。このトポロジーは抵抗値(Rと2R)の2つのみを必要とし、製造を簡素化します。

汎用的かつコストに敏感な用途で広く使用されています。抵抗マッチングは精度を制限します。12ビットのR-2R DACは通常、抵抗許容度が0.025%を必要とします。

バイナリ加重DAC

各ビットは、2進数比率でR、2R、4R、8Rなどの抵抗または電流源を駆動します。概念的にはシンプルですが、抵抗値が広い範囲にまたがるため、8ビットから10ビット以上では非現実的です。

これらは入門教科書で使われる頻度が、生産用ハードウェアよりも多いです。

シグマデルタDAC

シグマデルタDACは入力データをアップサンプリングし、ノイズシェーピングを適用し、1ビット以下の単純なDACを高クロックレートで駆動します。ローパスフィルターは高周波量子化ノイズを除去し、クリーンなアナログ出力を残します。

これらは、精密なアナログ部品を必要としない低歪みと高いSNRを提供するため、スマートフォン、Bluetoothヘッドホン、USBオーディオインターフェースなどの消費者向けオーディオを支配しています。

カレントステアリングDAC

電流ステアリングDACは、精密な電流源をオン・オフに切り替え、その結果を出力抵抗または直接負荷に集約します。高速かつ広い帯域幅を実現し、RF合成、任意の波形生成、ソフトウェア定義無線機において好まれる選択肢となっています。

グリッチエネルギーやコード依存の出力インピーダンスは、設計やレイアウトが不十分であれば性能を低下させる可能性があります。

ADCとDAC:それぞれを使うタイミング

ADCを使う場合:

• センサー、トランスデューサー、信号からのアナログ入力を測定、監視、またはデジタル化する必要があります。
• あなたのシステムは実際の信号に対してデータログ、分析、またはデジタル処理を行います。
• 例:温度監視、振動解析、音声録音、バッテリー電圧測定。

DACを使う場合:

• デジタルデータからアナログ出力を生成、制御、または再構成する必要があります。
• システムはアクチュエータ、アナログ回路、オーディオ出力、または通信信号を駆動します。
• 例:モーター速度制御、オーディオ再生、波形合成、制御ループ内のセットポイント生成。

両方を使った時には:

• システムはアナログの入力と出力を閉ループまたは信号処理チェーンでブリッジします。
• 例:アクティブノイズキャンセリング、デジタルオーディオエフェクト、ソフトウェア定義ラジオ、クローズドループモーター制御。

実用的なデザインのヒント

ノイズフロアに解像度を合わせる

16ビットADCは理論上96 dBのダイナミックレンジを提供しますが、システムノイズがLSB以下に保たれている場合に限ります。アナログフロントエンドが500μV RMSノイズを生み出し、LSBが100μVならビットを無駄にしています。その場合、アナログ設計が優れている12ビットADCはノイズの多い16ビットコンバータよりも性能が良いです。

速度はデータレートではなく信号帯域幅に基づいて選べ

1kHzのセンサー信号は、ノイズリダクションのために大幅にオーバーサンプリングしない限り、1MSPSのADCは必要ありません。逆に、200 kSPSでサンプリングされた100 kHzの通信信号はエイリアスになります。サンプリングレートを信号の内容に合わせて、プロセッサ速度に合わせないでください。

コンバーターの解像度よりも参照品質を優先

最高のADCやDACでも、ドリフトやノイズの多いリファレンスを補うことはできません。24ビット設計で16ビット精度に制限されるものも見たことがあります。なぜなら、リファレンス出力が汎用LDOで、専用の電圧リファレンスICではなかったからです。低ドリフト・低ノイズのリファレンスに余分なお金をかけましょう。これは信号チェーンで最もリターンの高い投資です。

コンバーターだけでなく、信号チェーン全体を設計してください

コンバータのデータシートは、クリーンな電力、完璧な基準、最適化されたレイアウトなど、理想的な条件下での性能を示しています。実際の性能はセンサーのコンディショニング、アンチエイリアシングフィルター、リファレンスバッファリング、電源の除去、PCBレイアウトに依存します。コンバーターを孤立した部品として扱うと、失望が保証されます。

効果的な解決を検証する

有効ビット数(ENOB)は、ノイズ、歪み、ジッターを考慮した実際の性能を測定します。16ビットADCは実際の動作条件下で13または14のENOBしか供給しない場合もあります。静的な直流入力だけでなく、低歪み信号源でSNRとSINADをテストしてください。

よくある質問

なぜシステムはしばしばADCとDACの両方を使うのでしょうか?

ほとんどの実際のシステムはアナログ環境と連携します。センサーはデジタル化が必要なアナログ入力を提供し、アクチュエーターやスピーカーはデジタルデータから再構成されたアナログドライブ信号を必要とします。ADCとDACは物理領域とデジタル領域を結ぶ双方向の架け橋を形成します。

解像度はADCの精度にどのように影響しますか?

解像度は量子化レベルの数を定義しますが、正確さを保証するわけではありません。線形性が低く、基準がノイズが多い、またはレイアウトが不十分な16ビットADCは、よく設計された12ビットADCよりも性能が劣る場合があります。精度は、単なるビット数だけでなく、INL、DNL、オフセット、ゲイン誤差、ノイズ、参照安定性に依存します。

なぜADCシステムでサンプリングレートが重要なのか?

入力信号帯域幅に対してサンプリングレートが低すぎると、高周波成分がベースバンドにエイリアシングされ、偽の低周波信号として現れます。ナイキストの定理は最高周波数の少なくとも2倍のサンプリングを必要としますが、実際の設計では実用的なアンチエイリアシングフィルターを可能にするため、通常2.5×から3×のサンプリングが行われます。

量子化誤差の原因は何でしょうか?

量子化誤差は、コンバーターが連続波形を表すために有限のレベルを用いるため生じます。コンバーターは各試料を最も近いレベルに丸め、誤差を最大±0.5 LSBにします。高解像度はステップサイズを減らしますが、システムノイズや基準安定性がその余分なビットが使用可能かどうかを決定します。

なぜDAC出力はフィルタリングが必要なのか?

DACは離散的なステップで出力を生成し、高周波スペクトル画像を持つ階段状の波形を作り出します。再構成フィルターはステップを滑らかにし、不要な倍音を減衰させます。フィルタリングがない場合、出力には音質を低下させたり、制御ループノイズを増加させたり、RFシステムにおける発光限界を破るアーティファクトが含まれます。

実際にはコンバーターの性能を制限するものは何でしょうか?

私の観察では、実際のリミッターのトップ3は、基準ドリフト(特に温度によるもの)、不十分なPCBレイアウト(グラウンドループ、感度の高い入力近くのノイズの多いトレース)、そして高速システムにおけるクロックジッターです。これらの要因で制限された設計の方が、コンバーターのデータシートの仕様よりも多くデバッグしてきました。